Experimento 7.3 - CI Flip-Flop JK Master-Slave

Objetivos

• Conhecer e ensaiar o CI 7476 da familia lógica TTL.

• Conhecer e ensaiar o CI 4027 da familia lógica CMOS.

• Verificar a atuação dos controles denominados Preset e Clear.

• Verificar o funcionamento de circuitos divisores de frequência, que utilizam flip-flop JK master-slave.

Preparação

1) CI 7476

Os flip-flops JK master-slave são os mais amplamente utilizados e, é claro, existem na forma de circuitos integrados.

Um bom exemplo de flip-flop JK master-slave da familia lógica TTL é o CI 7476. Este CI contém 2 flip-flops JK master-slave sensíveis à borda de descida do pulso de CK.

Pino 5 - Vcc

Pino 13 - Gnd

Cada flip-flop deste CI possui os controles assíncronos denominados Preset (Pr) e CLear (Clr). No CI 7476 estes controles são ativos em nível lógico "0" e atuam conforme a seguinte tabela:

J	K	CK	Pr	Clr	Qf	$\overline{Q}_{f}$
X	X	X	0	1	1	0
X	X	X	1	0	0	1
0	0		1	1	Qa	$\overline{Q}_{a}$
0	1		1	1	0	1
1	0		1	1	1	0
1	1		1	1	$\overline{Q}_{a}$	Qa

Quando o controle assíncrono Preset estiver em nível lógico "0", a saída Q vai assumir obrigatoriamente nível lógico "1", qualquer que sejam as condições de J, Ke CK.

Quando o controle assíncrono Clear estiver em nível lógico "0" a saída Q vai assumir obrigatoriamente nível lógico "0", qualquer que sejam as condições de J, K e CK.

Para obedecer a tabela-verdade do flip-flop JK, os controles Preset e Clear devem ser mantidos em nível lógico "1".

2) CI 4027

Um bom exemplo de flip-flop JK master-slave da familia lógica CMOS é o CI 4027. Este CI contém 2 flip-flops sensíveis a borda de subida do pulso de CK.

Pino 16 - Vcc

Pino 8 - Gnd

Cada flip-flop deste CI possui os controles assíncronos denominados SET e RESET. No CI 4027 estes controles são ativos em nível lógico "1" e atuam conforme a seguinte tabela:

J	K	CK	Set	Reset	Qf	$\overline{Q}_{f}$
X	X	X	0	1	0	1
X	X	X	1	0	1	0
0	0		0	0	Qa	$\overline{Q}_{a}$
0	1		0	0	0	1
1	0		0	0	1	0
1	1		0	0	$\overline{Q}_{a}$	Qa

3) Divisores de frequência

Em certas aplicações práticas, necessitamos de circuitos divisores de frequência. Utilizando flip-flop JK master-slave, podemos construir este circuito da seguinte forma:

Exemplo de um Circuito Divisor de Frequência

Diagrama de Tempos do Divisor de Frequência

Metodologia

M1- Serão realizados testes em um dos flip-flops do CI 7476. Para tal, será colocada uma sequência de combinações lógicas nas entradas J e K, nos sinais de controle Preset e Clear e no sinal de Clock e serão observados e anotados os níveis lógicos de saída.

M2- Será realizado testes com o CI 4027 da mesma forma que CI 7476.

M3- O ensaio experimental de circuitos divisores de frequência será feito através da montagem de divisores de frequência por 4 utilizando-se os CIs 7476 e 4027. A frequência de entrada será fornecida por um gerador de onda quadrada com saída em nível TTL. Um osciloscópio será utilizado para medir o período da forma de onda na saída.

Relação de Material:

Quantidade	Descrição
1	matriz de contatos
1	fonte de alimentação de +5V
1	gerador de onda quadrada com nível lógico TTL
1	osciloscópio
1	CI 7400
1	CI 7476
1	CI 4027
3	LEDs
5	resistores de 1kΩ
3	chaves H-H
	fios rígidos de 0,51 mm∅

Praticando

P1- Utilizando o CI 7476, avaliar a tabela-verdade do flip-flop JK master-slave e a atuação dos controles Preset e Clear. Seguir a sequência de passos mostrada na tabela (RI-I) anotando os níveis lógicos das saídas $Q e \overline{Q}$ .

Obs: Para fornecer pulsos de CK adequados, utilizar o circuito eliminador de ruído (veja a experiência 7.2).

P2- Utilizando o CI 4027, avaliar a tabela-verdade do flip-flop JK master-slave e a atuação dos controles Set e Reset. Seguir a sequência de passos mostrada na tabela (RI-II) anotando os níveis lógicos das saídas $Q e \overline{Q}$ .

P3- Montar um circuito divisor de frequência por 4 (utilizando o CI 7476) conforme o diagrama dado a seguir:

P4- Ajustar o gerador de onda quadrada (com nível TTL) na frequência de 4KHz. Utilizando o osciloscópio medir as formas de onda nas saídas $Q*{0}$ e $Q*{1}.$ (RI-IIIa)

P5- Montar um circuito divisor de frequência por 4 (utilizando o CI 4027) conforme o diagrama dado a seguir:

P6- Ajustar o gerador de onda quadrada (com nível TTL) na frequência de 4KHz. Utilizando o osciloscópio medir as formas de onda nas saídas $Q*{0}$ e $Q*{1}.$ (RI-IIIb)

Questões

Q1. Utilizando CIs 4027, implementar um circuito divisor de frequência por 8.

Q2. Utilizando Cls 7476, implementar um circuito divisor de frequência por 6.

Instituição:
Curso: Discipl.: Série/Turma:
Prof.: Data: Conceito:
Nome		Nº

Relatório Imediato Experiência 7.3

CI 7476 e CI 4027 (Flip-Flop JK Master-Slave)

I - Ensaio do CI 7476

Para analisar o CI 7476, utilizou-se a montagem a seguir, através da qual, variando-se as combinações de entrada dos controles Preset (Pr), Clear (Clr) e comutando-se adequadamente o controle CK (conforme a tabela), foram observados os estados lógicos nas saídas.

Circuito lógico utilizado

J	K	CK	Pr	Clr	Q	Q
0	1		1	1
0	0		1	1
1	0		1	1
0	0		1	1
0	1		1	1
1	1		1	1
1	1		1	1
X	X	X	1	0
X	X	X	0	1

II - Ensaio do CI 4027

Para analisar o CI 4027, utilizou-se a montagem a seguir, através da qual, variando-se as combinações de entrada, dos controles Set, Reset e comutando-se adequadamente o controle CK (conforme a tabela), foram observados os estados lógicos nas saídas.

Circuito lógico utilizado

J	K	CK	Set	Reset	Q	Q
1	0		0	0
0	0		0	0
0	1		0	0
0	0		0	0
1	0		0	0
1	1		0	0
1	1		0	0
X	X	X	0	1
X	X	X	1	0

III - Divisores de Frequência

a) Utilizando o CI 7476, foi montado o circuito a seguir:

Circuito lógico utilizado

Ajustou-se o gerador de onda quadrada na frequência de 4KHz e com o osciloscópio, mediu-se o período da forma de onda na saída $Q*{0}$ e na saída $Q*{1}.$

b) Utilizando o CI 4027 foi montado o circuito a seguir:

Circuito lógico utilizado

Ajustou-se o gerador de onda quadrada na frequência de 4KHz e com o osciloscópio, mediu-se o período da forma de onda na saída $Q*{0}$ e na saída $Q*{1}.$

Conclusão:___