Experiência 7.2: Flip-Flop JK Master-Slave, Flip-Flop Tipo D e Flip-Flop Tipo T

Objetivos

• Comprovar experimentalmente o funcionamento do flip-flop JK master-slave

• Comprovar experimentalmente o funcionamento do flip-flop tipo D

• Comprovar experimentalmente o funcionamento do flip-flop tipo T

Preparação

Conceitos

1) Flip-Flop JK

O flip-flop JK é um flip-flop RS aprimorado, onde o erro lógico foi eliminado. Veremos na figura a seguir, como obter o flip-flop JK a partir do flip-flop RS:

Com CK=0, o bloco flip-flop RS fica "travado", ou seja, na saída do flip-flop é mantido o estado lógico anteriormente armazenado, não dependendo das combinações das entradas J e K. Com CK=1, verifica-se a seguinte tabela-verdade:

CK	J	K	Qf
0	X	X	Qa
1	0	0	Qa
	0	1	0
	1	0	1
	1	1	$\cdot$

Deve-se ressaltar que enquanto o pulso de CK estiver em nível lógico "1" e mantivermos J=K=1, a complementação das saídas e a realimentação às portas lógicas de entrada vão provocar sucessivas complementações (oscilação na saída) o que ainda torna inviável a utilização destes estados na entrada.

2) Flip-Flop JK Master-Slave

Com o objetivo de eliminar a oscilação verificada no flip-flop JK quando temos J=K=CK=1, foi elaborado o seguinte circuito.

Este circuito representa um flip-flop denominado JK Master-Slave (JK Mestre Escravo).

O flip-flop JK Master-Slave é um circuito sensível à borda de descida do pulso de CK, ou seja, somente na transição de "1" para "0" de CK, verifica-se a tabela-verdade do flip-flop JK:

Flip-Flop JK Master-Slave

Tabela-Verdade

3) Flip-Flops Tipo D e Tipo T

A partir do flip-flop JK master-slave, podemos construir os seguintes flip-flops:

Flip-Flop Tipo D

D	Qf	$\overline{{ Q }}_{f}$
0	0	1
1	1	0

Tabela-Verdade

Flip-Flop Tipo T

T	Qf	$\overline{Q}_{f}$
0	Qa	$\overline{Q}_{a}$
1	$\overline{Q}_{a}$	Qa

Tabela-Verdade

Metodologia

M1- Será implementado um flip-flop JK master-slave com portas lógicas.

M2- Obedecendo a uma sequência predeterminada de níveis lógicos nas entradas J e K e comutando o sinal de controle CK, serão verificados os estados lógicos das saídas dos estágios mestre e escravo.

M3- A partir do flip-flop JK master-slave será implementado um flip-flop tipo D e verificado experimentalmente o uso da tabela-verdade.

M4- A partir do flip-flop JK master-slave será implementado um flip-flop tipo T e verificado experimentalmente o usa da tabela-verdade.

Relação de Material

Quantidade	Descrição
1	matriz de contatos
1	fonte de alimentação +5V
3	CI 7400
1	CI 7404
1	CI 7408
5	LEDs
7	resistores de 1kΩ
1	chave H-H
-	fios rígidos de 0,51 mm∅

Praticando

P1- Montar o circuito eliminador de ruído conforme o diagrama dado a seguir:

Obs: Este circuito tem a finalidade de eliminar o efeito bounce gerado por chaves de contatos mecânicos.

P2- Montar o circuito do flip-flop JK master-slave conforme o diagrama dado a seguir:

P3- Variar os níveis lógicos de entrada segundo a sequência de passos dada (RI-I). Observar e anotar os estados lógicos das saídas do estágio mestre (Qme $\overline{{Q}}$ m) e do estágio escravo Qe $\overline{{Q}}$ com provador lógico ou multimetro.

Obs: Utilizando o circuito eliminador de ruído, comutar o controle CK sempre após ajustar a combinação de J e K.

P4- A partir do flip-flop JK master-slave, implementar o circuito do flip-flop tipo D conforme o diagrama dado a seguir:

P5- Variando-se os níveis lógicos de entrada, verificar o estado lógico das saídas através de provador lógico ou multimetro, implementando experimentalmente a tabela-verdade de um flip-flop tipo D (RI-II).

P6- A partir do flip-flop JK master-slave, implementar o circuito do flip-flop tipo T conforme o diagrama dado a seguir:

P7- Variando-se os níveis lógicos de entrada, verificar o estado lógico das saídas através de provador lógico ou multimetro, implementando experimentalmente a tabela-verdade de um flip-flop tipo T (RI-III).

Questões

Q2. Utilizando portas lógicas, implementar um flip-flop JK master-slave sensível à borda de subida do pulso de CK.

Q3. Citar uma aplicação para o flip-flop tipo D.

Q4. Fornecer o circuito com portas lógicas de um flip-flop RS master-slave.

Instituição:
Curso: Discipl.: Série/Turma:
Prof.: Data: Conceito:
Nome		Nº

Flip-Flop Tipo T

I - Flip-Flop JK Master-Slave

Com o objetivo de estudar o funcionamento do flip-flop JK master-slave utilizou-se o circuito a seguir, através do qual, variando-se as combinações de entrada e do controle CK conforme a sequência de passos fornecida na tabela, foram observados os estados lógicos nas saídas através de ___.

Circuito lógico utilizado

Passos	J	K	CK	QM	$\overline{{Q}}_{M}$	Q	$\overline{{Q}}$
$1^{\circ}$ Passo	1	0	1
$2^{\circ}$ Passo	1	0	0
$3^{\circ}$ Passo	0	0	1
$\bullet$	0	0	0
	0	1	1
	0	1	0
	1	1	0
	1	1	1
	1	1	0
	1	1	1
	1	1	0
	1	0	0
	1	0	1
$14^{\circ}$ Passo	1	0	0

Analisando-se a tabela-verdade experimental e comparando-a com a teórica, chega-se à seguinte conclusão: ___

II - Flip-Flop Tipo D

Com o objetivo de estudar o funcionamento do flip-flop tipo D, utilizou-se o circuito a seguir, através do qual, variando-se as combinações de entrada e do controle CK conforme a sequência de passos fornecida na tabela, forma observados os estados lógicos nas saídas através de leds.

Circuito lógico utilizado

D	CK	Q	$\overline{Q}$
0
1

Analisando-se a tabela-verdade experimental e comparando-a com a teórica, chega-se à seguinte conclusão:___

III - Flip-Flop Tipo T

Com o objetivo de estudar o funcionamento do flip-flop tipo T utilizou-se o circuito a seguir, através do qual, variando-se as combinações de entrada e do controle CK conforme a sequência de passos fornecida na tabela, observou-se os estados lógicos nas saídas através de leds.

Circuito lógico utilizado

Analisando-se a tabela-verdade experimental e comparando-a com a teórica, chega-se a

seguinte conclusão: ___

---

• https://ocr.z.ai/