Exp7.1 - Filp-Flop RS

Objetivos

• Comprovar experimentalmente o funcionamento do flip-flop RS montado com portas NAND e NOR.

• Comprovar experimentalmente o funcionamento do flip-flop RS sincrono.

Preparação

Conceitos

1) Flip-Flop RS

O flip-flop RS possui duas entradas denominadas R (Reset = levar a 0) e S (Set = levar a 1) e duas saídas $Q e \overline{Q}$ .

Este circuito pode ser implementado de diversas formas. Nas figuras a seguir, têm-se os possíveis circuitos para um flip-flop RS.

Flip-Flop RS com Portas Lógicas NOR

A tabela-verdade que mostra o funcionamento deste circuito é apresentada a seguir.

R	S	Qi
0	0	Qa
0	1	1
1	0	0
1	1	$\cdot$

• Erro Lógico

Obs: Quando R=1 e S=1 tem-se um erro lógico pois, não é possivel setar e resetar um flip-flop ao mesmo tempo.

2) Flip-Flop RS Sincrono

Existe também o flip-flop RS sincrono que tem como característica uma terceira entrada denominada pulso de controle, também conhecida como Clock (CK), que é o sinal que faz com que o flip-flop atualize seus estados.

O bloco lógico deste flip-flop e seu circuito montado com portas lógicas são apresentados a seguir:

Com o Clock em nível lógico zero (CK=0) as saídas são mantidas, e com CK=1, o flip-flop funciona de acordo com a tabela-verdade do flip-flop RS, como mostra a tabela a seguir:

CK	R	S	Qf
0	X	X	Qa
1	0	0	Qa
	0	1	1
	1	0	0
	1	1	$\cdot$

• Erro Lógico

Metodologia

M1- Será implementado um flip-flop RS com portas lógicas NAND e NOR.

M2- Obedecendo a uma sequência predeterminada de níveis lógicos de entrada, serão verificados os estados lógicos das saídas $Q e \overline{Q}$ através de LEDs.

M3- A partir daí, será montada a tabela-verdade experimental e será realizada a comparação com a teoria.

Relação de material

Quantidade	Descrição
1	matriz de contatos
1	fonte de alimentação de +5V
1	CI 7400
1	CI 7402
2	LEDs
2	resistores de 1kΩ
-	fios rígidos de 0,51 mm∅

Praticando

P1- Montar o circuito do flip-flop RS com portas NOR conforme o diagrama dado a seguir:

P2- Variando-se os níveis lógicos de entrada conforme sequência fornecida na tabela (RI-I), verificar o estado lógico das saídas através de provador lógico ou multimetro.

P3- Montar o circuito do flip-flop RS com portas NAND conforme o diagrama dado a seguir:

7400

P4- Variando-se os níveis lógicos de entrada conforme sequência fornecida na tabela (RI-II), verificar o estado lógico das saídas através de provador lógico ou multimetro.

P5- Montar o circuito do flip-flop RS sincrono com portas NAND conforme o diagrama dado a seguir: SR

7400

P6- Variando-se os níveis lógicos de entrada conforme sequência fornecida na tabela (RI-III), verificar o estado lógico das saídas através de provador lógico ou multimetro.

Questões

Q1. O que é um flip-flop ?

Q2. Qual o comportamento de um flip-flop RS sincrono ?

Q3. Como é possível obter-se um flip-flop RS sincrono gatilhável com nível lógico baixo no controle CK?

Q4. O flip-flop RS que utiliza portas lógicas NOR también pode ser sincronizado ? Justifique.

Projetos

1. Projetar uma memória digital de 4 bits utilizando flip-flop RS sincrono.

Instituição:
Curso: Discipl.: Série/Turma:
Prof.: Data: Conceito:
Nome		Nº

Relatório Imediato da Experiência 7.1

Flip-Flop RS

I - Flip-Flop RS com Portas NOR

Para verificar o funcionamento do flip-flop RS com portas NOR, foi utilizado o circuito a seguir, no qual, variando-se os valores nas entradas ReS conforme as indicações da tabela, foram medidos os níveis lógicos correspondentes nas saídas $Q e \overline{Q}$ .

Circuito lógico utilizado

Passos	Entradas		Saídas
	R	S	Q	$\overline{Q}$
1° Passo	0	1
2° Passo	0	0
3° Passo	1	0
· · ·	0	0
	0	1
	1	1
	1	0
	1	1
	0	1
	0	0
11° Passo	1	0

Analisando-se esta tabela e comparando-a com a tabela do flip-flop

RS, chega-se à conclusão de que ___

II - Flip-Flop RS com Portas NAND

Para verificar o funcionamento do flip-flop RS com portas NAND, foi utilizado o circuito a seguir, no qual, variando-se os valores nas entradas ReS conforme as indicações da tabela, foram medidos os níveis lógicos correspondentes nas saídas $Q e \overline{Q}$

Circuito lógico utilizado

Passos	Entradas		Saídas
	R	S	Q	$\overline{Q}$
$1^{\circ}$ Passo	0	1
$2^{\circ}$ Passo	0	0
$3^{\circ}$ Passo	1	0
· · ·	0	0
	0	1
	1	1
	1	0
	1	1
	0	1
	0	0
$11^{\circ}$ Passo	1	0

Analisando-se esta tabela e comparando-a com a tabela do flip-flop RS, chega-se à conclusão de que ___

Comparando-se as tabelas-verdade experimentais dos flip-flops construídos com portas

NAND e NOR, chega-se à conclusão de que ___

III - Flip-Flop RS Sincrono com Portas NAND

Para verificar o funcionamento do flip-flop RS sincrono com portas NAND, foi utilizado o circuito a seguir, no qual, variando-se os valores nas entradas R e S conforme as indicações da tabela, forma medidos os níveis lógicos correspondentes nas saídas $Q e \overline{Q}$ .

Passos	R	S	CK	Q	$\overline{Q}$
$1^{\circ}$ Passo	0	1	1
$2^{\circ}$ Passo	0	0	0
$3^{\circ}$ Passo	1	0	0
$\cdot$	1	1	0
	0	1	0
	0	0	1
	1	0	1
	0	0	0
	0	1	0
	1	1	0
	1	0	0
	1	1	1
	1	1	0
	0	0	1
$15^{\circ}$ Passo	1	0	1

Circuito lógico utilizado

Analisando-se esta tabela e comparando-a com a tabela do flip-flop RS sincrono, chega-se à conclusão de que ___

Fazendo-se uma análise do funcionamento do sinal de Clock, chega-se à conclusão de que

---

• https://ocr.z.ai/